Projekt | Universität Paderborn

Überblick

Seit 2017 fördert das Bundesministerium für Bildung und Forschung das COMPACT-Projekt. Das COMPACT-Projekt ist eine branchenweite Anstrengung, um neue Techniken für einen schnellen, effizienten und strukturierten Entwurf und den Betrieb von extrem kleinen konfigurierbaren IoT-Knoten mit extrem kleinen Speicherbedarf und extrem hoher Energieeffizienz zu entwickeln. Das Vorhaben wird im europäischen ITEA3-Verbund von Deutschland, Finnland und Österreich durchgeführt.

Im Projekt widmet sich die Fachgruppe Schaltungstechnik der Generierung von virtuellen Prototypen aus Hardwarespezifikationen, die bzgl. Befehlssatz und Peripherie konfigurierbar sind. Außerdem werden neue Technologien zur Speicheranalyse sicherheitskritischer Systeme und zur automatischen Fehlerinjektion erforscht.

Alle Arbeiten basieren auf dem quelloffenen CPU-Emulator QEMU und der RISC-V-Befehlssatzarchitektur. Die Fachgruppe kann auf umfangreiche Erfahrungen auf dem Gebiet von QEMU zurückgreifen, da sie in den letzten Jahren als registrierter Maintainer bereits den kompletten TriCore™-Befehlssatz in Kooperation mit der Infineon Technologies AG implementiert und veröffentlichte. Seit einiger Zeit unterstützt die Fachgruppe SiFive als Co-Maintainer in der QEMU-RISC-V-Implementierung. Mit Version 2.12 unterstützt QEMU offiziell die RISC-V-Architektur in der 32- und der 64-Bit-Variante (RV32G, RV645G).

Die RISC-V-Architektur wurde als Plattform im Projekt gewählt, da sich diese seit einiger Zeit einer weltweiten Akzeptanz in Industrie und Forschung erfreut. Mittlerweile steht eine breite Palette von RISC-V-Hardwaremodellen und Software-Entwicklungswerkzeugen zur freien Verfügung.

Partner: Infineon Technologies AG (Leitung), Abix GmbH, FZI, Microteam, Minima Processor, Noiseless Imaging, Robert Bosch GmbH, Technische Universität Wien, Tampere University of Technology, Technische Universität München, Visy